E-raamat: Guide to RISC Microprocessors

Michael Slater

Formaat: PDF+DRM
Ilmumisaeg: 03-Jun-1992
Kirjastus: Academic Press Inc
Keel: eng
ISBN-13: 9780323137720

Teised raamatud teemal:

Formaat - PDF+DRM
Hind: 54,33 €*
* hind on lõplik, st. muud allahindlused enam ei rakendu
Lisa ostukorvi
Lisa soovinimekirja
See e-raamat on mõeldud ainult isiklikuks kasutamiseks. E-raamatuid ei saa tagastada.

Formaat: PDF+DRM
Ilmumisaeg: 03-Jun-1992
Kirjastus: Academic Press Inc
Keel: eng
ISBN-13: 9780323137720

Teised raamatud teemal:

DRM piirangud

Kopeerimine (copy/paste):

ei ole lubatud
Printimine:

ei ole lubatud
Kasutamine:

Digitaalõiguste kaitse (DRM)
Kirjastus on väljastanud selle e-raamatu krüpteeritud kujul, mis tähendab, et selle lugemiseks peate installeerima spetsiaalse tarkvara. Samuti peate looma endale Adobe ID Rohkem infot siin. E-raamatut saab lugeda 1 kasutaja ning alla laadida kuni 6'de seadmesse (kõik autoriseeritud sama Adobe ID-ga).

Vajalik tarkvara
Mobiilsetes seadmetes (telefon või tahvelarvuti) lugemiseks peate installeerima selle tasuta rakenduse: PocketBook Reader (iOS / Android)

PC või Mac seadmes lugemiseks peate installima Adobe Digital Editionsi (Seeon tasuta rakendus spetsiaalselt e-raamatute lugemiseks. Seda ei tohi segamini ajada Adober Reader'iga, mis tõenäoliselt on juba teie arvutisse installeeritud )

Seda e-raamatut ei saa lugeda Amazon Kindle's.

This is a collection of articles on RISC microprocessors which appeared in "Microprocessor Report" from February 1988 through February 1991. The essays provide a technical overview with specifications, advantages and drawbacks for each chip. Features include sections on each major system: SPARC, MIPS, Motorola 88000, Intel 960, and AMD 29000. The book is intended for computer design engineers, both hardware and software.

Part 1 Perspective: RISC architectures, M. Slater; instruction set
design, B. Case; design issues for next-generation processors, B. Case; SPARC
architecture, B. Case; cypress SPARC chips, M. Slater; SPARC support, M.
Slater; redesigned cypress SPARC chips, M. Slater; first ECL microprocessor,
M. Slater; LSI logic embedded control SPARC processor, M. Slater; fujitsu
embedded SPARC processor, M. Slater. Part 2 MIPS: MIPS processor, M. Slater;
MIPS R3000 system design, M. Slater; IDT R3000 derivative, M. Slater; MIPS
chip set with full ECL CPU implementation, M. Slater; ECL bus controller, M.
Thorson; IDT embedded MIPS processors, M. Slater; high integration on MIPS
based processor, M. Slater; MIPS with 64-Bit R4000 architecture. Part 3
Motorola 88000: motorola 88000 RISC chip set, M. Slater;Motorola 88200, M.
Slater. Part 5 Intel 960: intel register scoreboarding, J.H. Wharton; intel
960 architecture, J.H. Wharton; intel i860 performance, B. Case; intel i860
parallel processing support, M. Slater; MASS860, B. Case and M. Slater. Part
6 AMD 29000: AMD 29000 architecture, B. Case; AMD 29000 bus structure, B.
Case and T. Olson; AMD 29050, B. Case; PA-RISC, B. Case; PA workstations, M.
Slater.

Lisainfo e-raamatute kohta